Sergei Shtylyov
c15995695e
mtd: cfi_cmdset_0002: fix delayed error detection on HyperFlash
...
The commit 4844ef8030 ("mtd: cfi_cmdset_0002: Add support for polling
status register") added checking for the status register error bits into
chip_good() to only return 1 if these bits are 0s. Unfortunately, this
means that polling using chip_good() always reaches a timeout condition
when erase or program failure bits are set. Let's fully delegate the task
of determining the error conditions to cfi_check_err_status() and make
chip_good() only look for the Device Ready/Busy condition.
Fixes: 4844ef8030 ("mtd: cfi_cmdset_0002: Add support for polling status register")
Signed-off-by: Sergei Shtylyov <sergei.shtylyov@cogentembedded.com >
Signed-off-by: Vignesh Raghavendra <vigneshr@ti.com >
2019-11-09 14:43:53 +05:30
..
2019-09-28 08:14:15 -07:00
2019-09-22 09:39:09 -07:00
2019-09-19 12:21:44 -06:00
2019-09-25 13:54:45 +02:00
2019-09-17 16:22:26 -07:00
2019-09-24 15:54:11 -07:00
2019-09-13 16:44:49 +03:00
2019-09-26 10:29:42 -07:00
2019-09-15 14:17:27 +02:00
2019-09-30 10:04:28 -07:00
2019-09-29 19:25:39 -07:00
2019-09-29 11:20:41 -07:00
2019-09-22 09:30:30 -07:00
2019-09-17 19:15:14 -07:00
2019-09-17 19:15:14 -07:00
2019-09-24 16:10:23 -07:00
2019-09-22 09:30:30 -07:00
2019-09-22 09:39:09 -07:00
2019-09-19 14:14:28 -07:00
2019-09-30 10:04:28 -07:00
2019-09-18 11:14:31 -07:00
2019-09-27 12:19:47 -07:00
2019-09-27 11:13:35 -07:00
2019-09-24 12:36:31 -07:00
2019-09-22 12:02:21 -07:00
2019-09-24 12:36:31 -07:00
2019-09-29 11:20:41 -07:00
2019-09-18 11:14:31 -07:00
2019-09-28 20:44:12 +02:00
2019-09-19 14:14:28 -07:00
2019-09-28 17:47:33 -07:00
2019-09-19 14:14:28 -07:00
2019-09-29 10:00:14 -07:00
2019-09-22 09:30:30 -07:00
2019-09-24 16:37:18 +02:00
2019-09-12 20:45:52 +02:00
2019-09-17 00:54:29 -05:00
2019-09-24 16:31:50 -07:00
2019-09-25 17:51:41 -07:00
2019-09-11 16:11:01 +02:00
2019-09-29 10:24:23 -07:00
2019-09-24 16:48:02 -07:00
2019-09-27 20:48:20 +02:00
2019-11-09 14:43:53 +05:30
2019-09-28 17:47:33 -07:00
2019-09-27 20:31:18 +02:00
2019-09-23 17:20:40 -04:00
2019-09-29 10:33:41 -07:00
2019-09-24 16:31:50 -07:00
2019-09-18 11:14:31 -07:00
2019-09-28 17:47:33 -07:00
2019-09-19 13:27:23 -07:00
2019-09-18 11:14:31 -07:00
2019-09-28 08:14:15 -07:00
2019-09-28 08:14:15 -07:00
2019-09-23 19:16:01 -07:00
2019-09-19 14:19:33 -07:00
2019-09-24 12:39:40 -07:00
2019-09-22 12:04:59 -07:00
2019-09-17 19:15:14 -07:00
2019-09-27 20:25:32 +02:00
2019-09-27 12:19:47 -07:00
2019-09-17 18:40:42 -07:00
2019-09-22 10:55:08 -07:00
2019-09-30 10:04:28 -07:00
2019-09-17 15:33:31 -07:00
2019-09-22 11:05:43 -07:00
2019-09-26 11:30:16 -07:00
2019-09-24 16:31:50 -07:00
2019-09-16 15:52:38 -07:00
2019-09-22 10:52:23 -07:00
2019-09-17 18:40:42 -07:00
2019-09-13 17:23:18 +03:00
2019-09-24 15:54:08 -07:00
2019-09-24 15:54:08 -07:00
2019-09-25 17:51:41 -07:00
2019-09-29 10:24:23 -07:00
2019-09-28 08:14:15 -07:00
2019-09-18 11:14:31 -07:00
2019-09-24 12:33:34 -07:00
2019-09-25 17:51:41 -07:00
2019-09-15 14:17:27 +02:00
2019-09-23 19:33:56 -07:00
2019-09-09 10:43:15 -04:00
2019-09-27 11:17:38 -07:00
2019-09-26 11:22:14 -07:00
2019-09-18 11:05:34 -07:00
2019-09-18 11:05:34 -07:00